多做题，通过考试没问题！
verilog
睦霖题库
>
大学试题(计算机科学)
>
verilog
下列代码描述中，不能产生时序逻辑的（）
A、A
B、B
C、C
正确答案:
A
答案解析:
有
进入题库查看解析
微信扫一扫手机做题
最新试题
·
SOPC
·
已知“a=1b’1；b=3b’001；”
·
用assign描述的语句我们一般称之为（
·
编程实现两个4位二进制数相减的程序。
·
关于过程块以及过程赋值描述中，下列正确的
·
Verilog HDL中任务可以调用其他
·
在高速系统设计中，下列哪种优化方案的目的
·
Verilog HDL语言进行电路设计方
·
用EDA技术进行电子系统设计的目标是最终
·
简要说明仿真时阻塞赋值与非阻塞赋值的区别
热门试题
·
有限状态机分为（）和Mealy两种类型。
·
FPGA
·
在case语句中至少要有一条（）语句
·
大规模可编程器件主要有FPGA、CPLD
·
设计一个带有异步复位控制端和时钟使能控制
·
简述Verilog HDL编程语言中函数
·
在verilog中，下列语句哪个不是分支
·
Verilog连线类型的驱动强度说明被省
·
随着EDA技术的不断完善与成熟，（）的设
·
CPLD
