多做题，通过考试没问题！
电子与通信技术
睦霖题库
>
大学试题(工学)
>
电子与通信技术
设计一个以10为模的补码产生器。N为0-9中的一个数符，C为N的补码，N和C均为8421BCD码，EN为使能端。
正确答案:
答案解析:
有
进入题库查看解析
微信扫一扫手机做题
最新试题
·
当用专用输出结构的PAL设计时序逻辑电路
·
基本的逻辑关系有（）三种。
·
高电平噪声容限定义为：（），低电平噪声容
·
二进制数1101.1011转换为八进制为
·
说明实体的端口方向说明中，OUT和BUF
·
用卡诺图法求F
1
（
·
触发器是具有记忆功能的逻辑器件。
·
用卡诺图法化简下列各式。
·
Mealy型时序逻辑电路的输出是（）的函
·
移位寄存器T1194工作在并行数据输入方
热门试题
·
消除竟争冒险的方法有（）、（）、（）等。
·
十进制数-90的8位补码为（）HQ
·
给36个字符编码，至少需要（）位二进制数
·
低密度的PLD由输入缓冲器、（）、（）、
·
试说明CMOS逻辑电路输入端不能悬空？
·
电路如图所示，请写出Y的逻辑函数式，列出
·
试用两片74HC138实现8421 BC
·
数字系统中，采用（）可以将减法运算转化为
·
实现同一功能的Mealy型同步时序电路比
·
如下图所示，边沿JK触发器电路中，在一系
