并联电路的总电流超前路端电压时，电路应呈感性。