多做题，通过考试没问题！

verilog

睦霖题库>大学试题(计算机科学)>verilog

在进程中什么情况下综合为时序电路？什么情况下综合为组合电路？

正确答案:在进程中只有当敏感信号是沿触发（即上升沿或下降沿）时，此时综合为时序电路；而在进程中只有当敏感信号是电平沿触发时，此时综合为组合电路。
答案解析:有
进入题库查看解析

微信扫一扫手机做题

最新试题
热门试题