试提出数字频率计的三种设计方案,比较各种方案的特点。如果用HDPLD来实现,设计方案是最佳吗?简述理由。
正确答案:
如果是考虑本课程已经学过的内容,数字频率计的三种设计方案为
(1)以门电路和触发器等小规模集成电路为主的设计方案;
(2)以计数器、译码器等中规模集成电路为主的设计方案;
(3)以HDPLD、FPGA等高密度可编程逻辑电路为主的设计方案,特点是IC数量少、设计周期短。
比较以上方案,显然用HDPLD来实现的设计方案是最佳。但是如果用数字频率计专用集成电路来设计,方案可能会更好,这显然已超过了本课程的范围。
(1)以门电路和触发器等小规模集成电路为主的设计方案;
(2)以计数器、译码器等中规模集成电路为主的设计方案;
(3)以HDPLD、FPGA等高密度可编程逻辑电路为主的设计方案,特点是IC数量少、设计周期短。
比较以上方案,显然用HDPLD来实现的设计方案是最佳。但是如果用数字频率计专用集成电路来设计,方案可能会更好,这显然已超过了本课程的范围。
答案解析:有
![](/editor/images/201705/qrcode_for_gh_573e2a458573_258.jpg)
微信扫一扫手机做题