组合逻辑电路的某一时刻输出状态仅由时刻的输入状态决定，与电路的（）无关。