在组合逻辑电路中，任意时刻的输出信号也取决于电路原来的状态。