多做题，通过考试没问题！
verilog
睦霖题库
>
大学试题(计算机科学)
>
verilog
IEEE 标准的硬件描述语言是 （）和 VHDL。
正确答案:
verilog HDL
答案解析:
有
进入题库查看解析
微信扫一扫手机做题
最新试题
·
简述FPGA与CPLD两种器件应用特点。
·
可编程逻辑器件的优化过程主要是对（）和资
·
specparam语句和paramete
·
ISP
·
试使用 Verilog HDL 设计一
·
为什么在Verilog语言中，其综合只支
·
下列代码描述中，不能产生时序逻辑的（）
·
进程语句的启动条件是怎样？
·
下面哪个是可以用verilog语言进行描
·
简述Verilog HDL编程语言中函数
热门试题
·
下列描述代码可综合的是（）
·
随着EDA技术的不断完善与成熟，自顶向下
·
大型数字逻辑电路设计采用的IP核有软IP
·
可编程器件分为（）和CPLD。
·
两个进程之间是（）语句。而在Always
·
Verilog连线类型的驱动强度说明被省
·
状态机的编码风格包括一段式、两段式和三段
·
关于函数的描述下列说法不正确的是（）
·
在verilog中，下列语句哪个不是分支
·
IP
