多做题,通过考试没问题!

VHDL语言

睦霖题库>大学试题(计算机科学)>VHDL语言

CONSTANT T2:std_logic <= ’0’;

正确答案:错误
答案解析:
进入题库查看解析

微信扫一扫手机做题