多做题,通过考试没问题!
verilog
睦霖题库
>
大学试题(计算机科学)
>
verilog
Verilog语言与C语言的区别,不正确的描述是()
A、Verilog语言可实现并行计算,C语言只是串行计算;
B、Verilog语言可以描述电路结构,C语言仅仅描述算法;
C、Verilog语言源于C语言,包括它的逻辑和延迟;
D、Verilog语言可以编写测试向量进行仿真和测试。
正确答案:
C
答案解析:
有
进入题库查看解析
微信扫一扫手机做题
最新试题
·
在Verilog语言中什么情况下必需使用
·
inout端口可以定义成下列哪种数据类型
·
目前国际上较大的PLD器件制造公司有()
·
子系统设计优化,主要考虑提高资源利用率
·
编程实现两个4位二进制数相减的程序。
·
试用verilog语言,利用内置基本门级
·
在verilog语言中整型数据与()位寄
·
试设计一个 3/8 译码器,规定模块定义
·
有限状态机分为()和Mealy两种类型。
·
阻塞性赋值符号为(),非阻塞性赋值符号为
热门试题
·
SOPC
·
编程实现带同步清0、同步置1的D触发器。
·
请根据以下两条语句的执行,最后变量A中
·
在高速系统设计中,下列哪种优化方案的目的
·
完整的条件语句将产生()电路,不完整的条
·
关于函数的描述下列说法不正确的是()
·
IEEE
·
下面是通过case语句实现四选一电路部分
·
关于过程块以及过程赋值描述中,下列正确的
·
编程实现求补码的程序,输入是带符号的8位